ASML: Längere Masken für 40% mehr Durchsatz

Die heute üblichen Fotomasken sind zu kurz, damit High-NA-Belichtungsanlagen das herkömmliche vollständige Chipfeld in einem einzigen Durchgang belichten können. ASML und TSMC wollen deshalb ein längeres Maskenformat entwickeln. Ihre gemeinsame Ankündigung beschreibt allerdings zunächst einen Entwicklungsfahrplan und keine bereits einsatzfähige Produktionstechnik.

Feinere Strukturen auf kleinerer Fläche

Eine Fotomaske enthält die Vorlage für jeweils eine Schicht des Chips. Die Lithografieanlage projiziert dieses Muster auf eine lichtempfindliche Beschichtung des Siliziumwafers; in den folgenden Fertigungsschritten entsteht daraus die eigentliche Schaltung.

High-NA verbessert die Fähigkeit der Anlage, besonders kleine Strukturen voneinander zu unterscheiden. Die Abkürzung NA steht für numerische Apertur und bezeichnet den Winkelbereich des Lichts, den das optische System aufnehmen kann. Ähnlich wie ein Mikroskopobjektiv, das Licht aus mehr Richtungen sammelt, kann die Anlage dadurch Details trennen, die andernfalls ineinander verschwimmen würden. Imec hat die feinere Strukturierung mit High-NA bereits demonstriert.

Der Auflösungsgewinn hat jedoch einen geometrischen Preis. Herkömmliche EUV-Optiken verkleinern das Maskenmuster horizontal und vertikal im gleichen Verhältnis. Bei High-NA bewirkt die Anordnung der Spiegel dagegen eine stärkere Verkleinerung entlang der Bewegungsrichtung des Scanners. Mit den bisherigen Masken erreicht das projizierte Bild auf dieser Achse deshalb nur die Hälfte des herkömmlichen Belichtungsfeldes.

Reicht eine Chipschicht über dieses verkürzte Feld hinaus, muss die Anlage sie in zwei benachbarten Schritten belichten. Dabei richtet der Scanner die Teilbilder an einer Naht innerhalb des Chips aus. Dieses als „In-Die Stitching“ bezeichnete Verfahren wird derzeit experimentell erprobt.

Die geplante rechteckige Maske schafft zusätzlichen Platz für das Muster entlang der verkürzten Achse. Nachdem die Optik das längere Bild verkleinert hat, kann es wieder das bisherige vollständige Belichtungsfeld ausfüllen. Bei dafür geeigneten Schichten ließen sich somit zwei miteinander verbundene Belichtungen durch eine einzige ersetzen. Größer wird der Chip dadurch nicht; auch die Zahl der Chips je Wafer steigt allein wegen des neuen Maskenformats nicht.

Woher der Geschwindigkeitsgewinn kommen soll

ASML stellt einen Durchsatzgewinn von rund 40 Prozent in Aussicht, sofern die größere Maske einen Stitching-Prozess ersetzt. Der Mechanismus ist einfach: Entfällt die wiederholte Belichtung, kann die Anlage früher mit dem nächsten Wafer beginnen.

Die Zahl ist bislang allerdings eine Prognose von ASML und kein unabhängig gemessenes Ergebnis aus der Serienfertigung. Sie gilt nur für Schichten, die andernfalls auf zwei Belichtungsfelder verteilt werden müssten. Designs, die bereits in das kürzere Feld passen, profitieren kaum von der Umstellung. Eine schnellere Belichtung verbessert zudem nicht automatisch die Ausbeute, also den Anteil der produzierten Chips, die tatsächlich funktionieren.

Die Scannertechnik selbst ist weiter entwickelt als das neue Maskenformat. Imec hat Versuchsstrukturen bereits durch Metallabscheidung und elektrische Prüfungen geführt. Damit wurde gezeigt, dass ausgewählte Strukturen auch die Fertigungsschritte nach der ersten Belichtung überstehen. Während der Druckversuch lediglich belegt, dass der Scanner ein Muster auflösen kann, prüfen die nachgelagerten Arbeiten, ob daraus eine funktionsfähige elektrische Struktur entsteht. Für die größere Maske enthält die gemeinsame Ankündigung bislang keinen vergleichbaren End-to-End-Nachweis.

Das längere Format betrifft die gesamte Lieferkette

Die neue Maske mag zunächst wie eine größere Glasplatte wirken, verlangt aber die Umstellung eines ganzen industriellen Systems. Zulieferer benötigen kompatible Anlagen, um die Masken herzustellen, zu prüfen, zu schützen, zu transportieren und in den Scanner einzusetzen. ASML, Chiphersteller und Ausrüster müssen sich daher auf ein einheitliches Format verständigen und anschließend nachweisen, dass bei jeder Übergabe die für EUV erforderliche Sauberkeit und Präzision gewahrt bleibt.

Der Fahrplan sieht vor, die Technik bis 2031 für Pilotanlagen vorzubereiten; von 2033 an könnten entsprechende Systeme in die Produktion gelangen. Dabei handelt es sich um Entwicklungsziele. Eine gebaute Pilotlinie oder eine qualifizierte Produktionskette gibt es damit noch nicht.

Die Chiphersteller wollen mit dem Einstieg in High-NA denn auch nicht auf das neue Format warten. Samsung plant den Einsatz der Technik von 2028 an für fortgeschrittene Speicherchips, während TSMC die High-NA-Fertigung in seinem Fahrplan ab 2030 vorsieht. In der frühen Übergangsphase werden deshalb wohl weiterhin die bisherigen Masken und das Stitching-Verfahren benötigt.

Das längere Maskenformat soll High-NA-Anlagen wieder die Belichtung des vollständigen Chipfeldes ermöglichen und bei geeigneten Schichten eine zweite Belichtung einsparen. Ob daraus tatsächlich der erwartete Produktivitätsgewinn entsteht, hängt nun davon ab, ob ASML, die Chiphersteller und ihre Ausrüster dasselbe physische Format entlang der gesamten Fertigungskette qualifizieren können.