ASML promet 40 % de débit supplémentaire

ASML et TSMC proposent un photomasque plus long pour accélérer la lithographie EUV à haute ouverture numérique. Le gain de débit annoncé, d’environ 40 %, reste une prévision : la filière industrielle doit encore être adaptée, avec une production envisagée à partir de 2033.

Le format actuel des photomasques est trop court pour qu’un scanner à haute ouverture numérique expose en un seul passage la surface de puce habituellement couverte. ASML et TSMC veulent l’allonger afin de retrouver ce champ complet. Leur annonce commune fixe toutefois une feuille de route industrielle, sans présenter de système de production opérationnel.

Une meilleure résolution sur une surface réduite

Le photomasque constitue le modèle de référence de chaque couche d’une puce. Le scanner de lithographie en projette le motif sur une résine photosensible déposée sur une tranche de silicium ; les étapes suivantes transforment ensuite cette image en circuits.

La technologie High-NA améliore la capacité du scanner à distinguer les détails les plus fins. « NA » désigne l’ouverture numérique, c’est-à-dire l’éventail des angles lumineux que le système optique peut capter. Comme un objectif de microscope recueillant la lumière depuis davantage de directions, cette ouverture élargie permet de séparer des motifs qui, autrement, se confondraient. L’institut belge Imec a déjà obtenu des gravures plus fines grâce au High-NA.

Ce progrès impose une contrepartie géométrique. L’optique EUV conventionnelle réduit le motif du masque dans les mêmes proportions horizontalement et verticalement. L’agencement des miroirs du High-NA le comprime davantage dans le sens de déplacement du scanner. Avec le masque actuel, l’image ne couvre donc plus que la moitié du champ conventionnel sur cet axe.

Lorsqu’une couche de la puce dépasse ce champ raccourci, il faut la diviser entre deux expositions voisines. Le scanner doit alors aligner les images le long d’une jonction située à l’intérieur même de la puce. Cette technique, appelée « in-die stitching », ou raccordement intra-puce, fait encore l’objet d’essais expérimentaux.

Le masque rectangulaire proposé offrirait davantage d’espace au motif dans la direction comprimée. Une fois réduite par l’optique, cette image allongée pourrait de nouveau remplir le champ conventionnel. Pour les couches concernées, une seule exposition remplacerait les deux expositions raccordées. Le dispositif n’agrandirait pas pour autant les puces et n’augmenterait pas, à lui seul, leur nombre sur chaque tranche de silicium.

D’où viendrait le gain de vitesse

ASML estime que le grand masque pourrait accroître le débit d’environ 40 % lorsqu’il remplace une séquence avec raccordement. En supprimant la seconde exposition, le scanner peut passer plus rapidement à la tranche suivante.

Ce chiffre est une projection d’ASML, et non le résultat d’une mesure indépendante en production. Le gain ne concernerait que les couches qui nécessiteraient autrement un raccordement ; les motifs tenant déjà dans le champ réduit en bénéficieraient peu. Une exposition plus rapide n’améliore pas non plus mécaniquement le rendement de fabrication, c’est-à-dire la proportion de puces fonctionnelles obtenues.

Les scanners sont plus avancés que le nouveau format de masque. Imec a soumis des motifs expérimentaux à un dépôt métallique puis à des contrôles électriques, démontrant que certaines structures résistaient aux étapes de fabrication ultérieures. L’impression vérifie que le scanner sait reproduire un motif ; les opérations suivantes établissent si celui-ci peut devenir une structure électrique fonctionnelle. L’annonce sur le grand masque ne fait état d’aucune démonstration comparable de bout en bout.

Une plaque plus longue oblige toute la filière à s’adapter

Le changement paraît modeste — une plaque de verre plus grande — mais il impose une conversion de l’ensemble de l’écosystème. Les fournisseurs devront adapter les équipements servant à fabriquer, inspecter, protéger, transporter et charger les masques. ASML, les fabricants de puces et leurs équipementiers devront aussi adopter un format commun, puis démontrer que chaque transfert respecte les exigences de propreté et de précision de la lithographie EUV.

La feuille de route vise une ligne pilote prête en 2031, avant une entrée en production des systèmes à partir de 2033. Il s’agit d’objectifs de développement : ni la construction du pilote ni la qualification de la chaîne industrielle ne sont encore acquises. Les fournisseurs d’équipements capables de s’aligner sur la nouvelle norme gagneraient un marché de remplacement ; ceux dont les machines resteraient limitées au format actuel risqueraient d’en être écartés.

Les fabricants de semi-conducteurs n’attendront pas cette conversion. Samsung prévoit d’utiliser le High-NA dès 2028 pour ses mémoires avancées, tandis que la feuille de route de TSMC situe le début de sa production en High-NA à partir de 2030. Les premiers déploiements reposeront donc sur les masques existants et sur le raccordement de deux expositions.

Le format allongé doit restituer au High-NA son champ d’exposition complet et supprimer une jonction pour les couches qui s’y prêtent. Le gain de productivité promis dépend désormais de la capacité d’ASML, des fabricants de puces et des équipementiers à qualifier le même objet physique sur l’ensemble de la chaîne de production.