Des transistors sous 5 nm sur quatre pouces

Une équipe dirigée par Carnegie Mellon University a fabriqué des transistors en disulfure de molybdène, épais d’une seule couche atomique, avec des canaux de moins de 5 nanomètres. Le procédé a été appliqué à une plaquette de 100 mm, mais sa viabilité industrielle reste à démontrer.

La course à la miniaturisation des puces bute moins sur l’idée de réduire les transistors que sur la capacité à continuer de les commander correctement. Une équipe dirigée par Carnegie Mellon University affirme avoir fabriqué des transistors en disulfure de molybdène (MoS₂), dont les canaux mesurent moins de 5 nanomètres, sur une plaquette de quatre pouces (Nature Communications). Cette étude évaluée par les pairs associe une miniaturisation extrême à une méthode de gravure utilisée par l’industrie des semi-conducteurs.

Le projet a également réuni University of Florida, MIT, Texas A&M, University of Southern California et l’Universidad Politécnica de Madrid (Semiconductor Engineering).

Maintenir le contrôle de la grille

Dans un transistor, le courant circule d’une borne, la source, vers une autre, le drain, à travers une bande de matériau appelée canal. Une troisième électrode, la grille, contrôle ce courant en élevant ou en abaissant une barrière d’énergie. Pour l’imaginer, il suffit de voir une colline que les électrons doivent franchir : quand la grille la relève, l’interrupteur est ouvert ; quand elle l’abaisse, le courant passe.

Lorsque le canal devient très court, la source et le drain se rapprochent au point que leurs propres champs électriques commencent à aplanir cette barrière. La grille perd alors une partie de son contrôle et le courant fuit alors que le transistor devrait être éteint, comme un robinet qui ne se ferme jamais complètement.

L’équipe mise sur l’épaisseur minimale du canal. Comme celui-ci ne comporte qu’une couche d’atomes, le champ électrique de la grille agit sur l’ensemble du matériau à la fois : aucune partie du canal ne lui échappe (Nature Communications).

Quelle est la netteté de l’interrupteur ?

Les ingénieurs évaluent la netteté d’un transistor avec une mesure appelée pente sous le seuil. Elle indique de quelle tension supplémentaire de grille le dispositif a besoin pour multiplier le courant par dix au moment où il s’allume. Plus cette valeur est faible, plus la commutation est nette et plus le transistor peut, en principe, fonctionner à basse tension (Nature Communications). L’étude ne démontre toutefois pas de circuit basse tension.

Pour les dispositifs testés, les auteurs annoncent une pente de 88 millivolts par décade et un courant à l’état passant supérieur à un million de fois celui mesuré à l’état bloqué (Nature Communications). Le résumé ne précise pas si 88 correspond à la meilleure valeur, à la valeur typique ou à la médiane. Le rapport entre les états passant et bloqué est le résultat le plus parlant : un dispositif aussi petit qui conduirait en permanence ne serait qu’un fil. Ceux-ci continuent de jouer leur rôle d’interrupteur.

Le titre de l’article évoque une performance « au-delà de la limite du silicium ». Cette formule ne signifie pas que les transistors franchissent la limite thermique d’environ 60 millivolts par décade, qui borne les transistors conventionnels à température ambiante (review). Avec 88 millivolts, ils restent au-dessus de ce seuil. La comparaison avec le silicium relève du cadrage choisi par les auteurs.

Des dispositifs records à la plaquette

Des expériences antérieures avaient déjà amené les transistors en MoS₂ à des dimensions remarquables, avec notamment des canaux de moins de 10 nm (Nano Letters) et une électrode de grille d’environ un nanomètre de long (Science). L’apport de cette nouvelle étude tient à l’emploi d’une méthode compatible avec une fabrication à plus grande échelle. L’équipe a utilisé la photolithographie, qui dessine les motifs des circuits en projetant de la lumière à travers un masque, semblable à un pochoir, sur un revêtement photosensible. C’est le principe de base des procédés employés dans les usines de semi-conducteurs.

Les auteurs présentent leur procédé comme compatible avec la fabrication CMOS, la chaîne industrielle qui sert à produire la quasi-totalité des puces numériques. Selon eux, les différentes étapes peuvent s’intégrer à un procédé classique au silicium. Ils l’ont appliqué à une plaquette d’environ 100 mm de diamètre (Nature Communications), une précision également reprise par Semiconductor Engineering dans son résumé de l’article (Semiconductor Engineering).

Il s’agit d’une démonstration de fabrication à l’échelle d’une plaquette, pas encore d’une technologie prête pour la production. Il faudrait disposer de données sur le rendement de fabrication et la dispersion des performances, que le résumé publié ne fournit pas. Les éléments accessibles ne permettent pas non plus d’établir que ces transistors ont été reliés pour former des circuits. Une autre étude, menée sur des plaquettes plus grandes de 300 mm avec des dispositifs en MoS₂ et WS₂ dotés de canaux plus longs, montre l’étape suivante. Elle atteint un rendement d’environ 95 à 99 %, mais relève encore une forte résistance de contact — la perte électrique à l’interface entre le métal et la couche d’un seul atome — ainsi que des variations d’une plaquette à l’autre (300-mm study).

Cette étude évaluée par les pairs montre que des canaux en MoS₂ de moins de 5 nanomètres et une photolithographie à l’échelle d’une plaquette peuvent coexister dans un même procédé (Nature Communications). Le rendement et la variation des performances entre les dispositifs diront si ce procédé peut devenir une véritable plateforme industrielle.