ASML, maschere più lunghe per accelerare del 40%

Le fotomaschere oggi in uso sono troppo corte perché uno scanner High-NA possa esporre il campo convenzionale completo di un chip in a single pass. ASML e TSMC propongono dunque un formato più lungo che permetta di recuperare l’intero campo, ma l’annuncio congiunto delinea una tabella di marcia per lo sviluppo, non presenta un sistema produttivo già funzionante.

Dettagli più fini, ma su una superficie più piccola

La fotomaschera è il modello principale utilizzato per imprimere ciascuno strato di un chip. Lo scanner litografico ne proietta il disegno su un rivestimento fotosensibile applicato al wafer di silicio, consentendo alle successive fasi di lavorazione di trasformare l’immagine in circuiti.

La tecnologia High-NA aumenta la capacità dello scanner di distinguere elementi estremamente piccoli. «NA» indica l’apertura numerica, ossia la misura dell’intervallo di angoli luminosi che il sistema ottico riesce ad accogliere. Il principio è quello di un obiettivo da microscopio che raccolga luce da più direzioni: gli angoli aggiuntivi permettono di separare dettagli che altrimenti finirebbero per confondersi. Imec ha demonstrated finer patterning with High-NA.

Il miglioramento comporta però un compromesso geometrico. Le Conventional EUV optics riducono il disegno della maschera nella stessa proporzione sia in orizzontale sia in verticale, mentre la disposizione degli specchi High-NA produce una riduzione maggiore lungo la direzione di scorrimento dello scanner. Con le fotomaschere attuali, l’immagine copre quindi soltanto half the conventional field along that axis.

Quando uno strato del chip supera la lunghezza di questo campo ridotto, occorre suddividerlo fra due esposizioni adiacenti; lo scanner deve poi allineare le immagini lungo una giunzione interna mediante il cosiddetto «in-die stitching», una tecnica che i ricercatori stanno testing experimentally.

La maschera rettangolare proposta aggiunge spazio per il disegno proprio lungo la direzione penalizzata. Una volta ridotta dal sistema ottico, l’immagine più lunga può tornare a occupare il campo convenzionale completo e, per gli strati compatibili, replace two stitched exposures with one. La nuova maschera, da sola, non rende tuttavia più grande il chip né aumenta il numero di chip ricavabili da ciascun wafer.

Da dove potrebbe arrivare l’aumento di velocità

Secondo le previsioni di ASML, sostituendo il processo con giunzione con una maschera di maggiori dimensioni si potrebbe ottenere un approximately 40% throughput gain. Il meccanismo è lineare: eliminata la seconda esposizione, lo scanner può cominciare prima a lavorare il wafer successivo.

Quel 40% resta però una stima di ASML, non il risultato di misurazioni indipendenti condotte in produzione, e riguarda esclusivamente gli strati che, con il formato attuale, richiederebbero la giunzione. I progetti che rientrano già nel campo più corto avrebbero ben poco da guadagnare dal cambio di maschera; inoltre, accelerare l’esposizione non significa automaticamente aumentare la resa produttiva, cioè la quota di chip effettivamente funzionanti.

La tecnologia degli scanner si trova in una fase più avanzata rispetto alla nuova fotomaschera. Imec ha sottoposto alcuni experimental patterns through metal deposition and electrical checks, dimostrando che determinate strutture hanno superato anche le fasi di fabbricazione successive alla stampa iniziale. La stampa verifica che lo scanner riesca a risolvere il disegno, mentre le lavorazioni seguenti stabiliscono se quel disegno possa diventare una struttura elettrica funzionante; il announcement reports no comparable end-to-end demonstration per la maschera di grande formato.

Una lastra più lunga impone la trasformazione di un’intera filiera

La fotomaschera può sembrare soltanto una lastra di vetro più grande, ma adottarla richiede la riconversione di un intero ecosistema industriale. I fornitori dovranno realizzare strumenti compatibili per produrla, ispezionarla, proteggerla, trasportarla e caricarla negli impianti, mentre ASML, i produttori di chip e quelli di macchinari dovranno concordare un formato comune e dimostrare che ogni passaggio mantenga i livelli di pulizia e precisione richiesti dalla litografia EUV.

La tabella di marcia punta a rendere pronte le linee pilota entro il 2031, paving the way for systems to enter production from 2033. Si tratta di obiettivi di sviluppo, non della prova che una linea pilota sia già stata costruita o che la catena produttiva abbia completato la qualificazione.

Nel frattempo, i produttori di semiconduttori non intendono aspettare il nuovo formato. Samsung ha indicato un 2028 High-NA plan for advanced memory, mentre la tabella di marcia di TSMC colloca l’avvio della produzione High-NA nel 2030. Nella prima fase della transizione si continueranno quindi a usare le maschere esistenti e la tecnica di stitching.

Il formato allungato dovrebbe restituire alla tecnologia High-NA l’intero campo convenzionale, eliminando una giunzione negli strati compatibili. Perché il vantaggio teorico si traduca in un effettivo aumento della produttività, ASML, i produttori di chip e i fornitori di apparecchiature dovranno ora qualificare lo stesso formato fisico lungo l’intera catena di fabbrica.