Transistor sub-5nm su wafer da quattro pollici

Ogni processore è composto da transistor, minuscoli interruttori elettrici, e da decenni i chip migliorano riducendo le dimensioni di questi dispositivi. Un gruppo guidato dalla Carnegie Mellon University ha costruito transistor a partire da un singolo strato atomico di disolfuro di molibdeno (MoS₂), con canali più corti di 5 nanometri, e ha applicato il processo a un wafer da quattro pollici (Nature Communications). Il risultato, pubblicato su una rivista sottoposta a revisione paritaria, combina una miniaturizzazione estrema con il metodo di realizzazione dei circuiti usato dalle fabbriche di semiconduttori.

Alla ricerca hanno partecipato anche University of Florida, MIT, Texas A&M, University of Southern California e la spagnola Universidad Politécnica de Madrid (Semiconductor Engineering).

Mantenere il controllo del gate

La corrente attraversa un transistor da un terminale, il source, a un altro, il drain, passando per una striscia di materiale chiamata canale. Un terzo elettrodo, il gate, regola il flusso aumentando o riducendo una barriera energetica. È come una collina che gli elettroni devono superare: se la collina si alza, l'interruttore è spento; se si abbassa, la corrente passa.

Quando il canale si accorcia abbastanza, source e drain si trovano così vicini che i rispettivi campi elettrici iniziano ad abbassare la barriera. Il gate perde il controllo esclusivo e la corrente continua a scorrere anche quando l'interruttore dovrebbe essere spento, come un rubinetto che non riesca mai a chiudersi del tutto.

L'approccio del gruppo punta sulla sottigliezza del materiale. In un canale spesso quanto un solo strato di atomi, il campo elettrico del gate agisce contemporaneamente sull'intero canale, impedendo che una parte del materiale resti fuori dalla sua portata (Nature Communications).

Quanto è netto l'interruttore?

Gli ingegneri misurano la rapidità di risposta di un interruttore con un parametro chiamato pendenza sottosoglia. Indica quanta tensione aggiuntiva occorra applicare al gate per moltiplicare per dieci la corrente mentre il dispositivo si accende. Un valore più basso corrisponde a un interruttore più netto, che in linea di principio può funzionare a una tensione inferiore (Nature Communications). Questo studio non ha dimostrato un circuito a bassa tensione.

Per i dispositivi analizzati, gli autori riportano una pendenza di 88 millivolt per decade e una corrente in stato «on» superiore di oltre un milione di volte a quella in stato «off» (Nature Communications). Il riepilogo non chiarisce se 88 sia il valore migliore, quello tipico o la mediana. Il dato decisivo è il rapporto tra corrente on e off: un dispositivo così piccolo capace soltanto di condurre sarebbe un filo, mentre questi transistor continuano a commutare.

Il titolo dell'articolo parla di prestazioni «oltre il limite del silicio». L'espressione non significa che i dispositivi abbiano superato il limite termico di circa 60 millivolt per decade, che a temperatura ambiente vincola i transistor convenzionali (review). Con i loro 88 millivolt, infatti, restano al di sopra di quella soglia. Il confronto con il silicio è una chiave di lettura proposta dagli stessi autori.

Dai dispositivi da record al wafer

Esperimenti precedenti avevano già portato i transistor in MoS₂ a dimensioni notevoli, con canali inferiori a 10 nm (Nano Letters) e un elettrodo di gate lungo circa un nanometro (Science). Il nuovo lavoro aggiunge a questa miniaturizzazione un metodo vicino a quelli produttivi. Il gruppo ha usato la fotolitografia, che trasferisce i disegni dei circuiti illuminando attraverso una maschera simile a uno stencil uno strato fotosensibile. È la stessa tecnica di base su cui fanno affidamento le fabbriche di chip.

Gli autori descrivono il processo come compatibile con la fabbricazione CMOS, il flusso produttivo alla base di quasi tutti i chip digitali. Secondo la loro ricostruzione, i vari passaggi sono pensati per integrarsi con la lavorazione convenzionale del silicio. Il gruppo ha lavorato su un wafer di circa 100 mm di diametro (Nature Communications), dettaglio ripreso da Semiconductor Engineering nel riepilogo dello studio (Semiconductor Engineering).

Si tratta di una dimostrazione di fabbricazione su scala wafer. Per parlare di una tecnologia pronta alla produzione servirebbero dati sulla resa e sulla variabilità, che il riepilogo pubblicato non fornisce; inoltre, le informazioni accessibili non dimostrano che i transistor siano stati collegati in circuiti. Uno studio distinto su wafer più grandi, da 300 mm, con dispositivi in MoS₂ e WS₂ più lunghi, mostra quale sarebbe il passaggio successivo. La resa ha raggiunto circa il 95-99%, ma i ricercatori hanno comunque rilevato un'elevata resistenza di contatto, cioè la perdita elettrica nel punto in cui il cablaggio metallico incontra lo strato spesso un solo atomo, oltre a variazioni da un wafer all'altro (300-mm study).

Questo lavoro sottoposto a revisione paritaria dimostra che canali in MoS₂ inferiori a 5 nanometri e fotolitografia su scala wafer possono coesistere nello stesso processo (Nature Communications). A stabilire se il processo potrà diventare una piattaforma produttiva saranno la resa e la variabilità tra dispositivi.