Transístores sub-5nm chegam a wafers de quatro polegadas

Todos os processadores são construídos com transístores, pequenos interruptores eléctricos, e a evolução dos chips tem assentado, há décadas, na redução do tamanho desses interruptores. Uma equipa liderada pela Carnegie Mellon University fabricou agora transístores a partir de uma única camada atómica de dissulfureto de molibdénio (MoS₂), com canais inferiores a 5 nanómetros, e aplicou o processo num wafer de quatro polegadas (Nature Communications). O resultado, publicado numa revista com revisão por pares, combina uma miniaturização extrema com o método de definição de padrões utilizado pelas fábricas de chips.

No trabalho participaram também a University of Florida, o MIT, a Texas A&M, a University of Southern California e a Universidad Politécnica de Madrid, em Espanha (Semiconductor Engineering).

Manter a porta no comando

A corrente de um transístor circula entre um terminal, a fonte, e outro, o dreno, através de uma faixa de material chamada canal. Um terceiro eléctrodo, a porta, controla esse fluxo ao elevar ou baixar uma barreira de energia. Pode imaginar-se essa barreira como uma colina que os electrões têm de subir: quando a colina aumenta, o interruptor está desligado; quando baixa, a corrente circula.

Quando o canal é reduzido ao extremo, a fonte e o dreno ficam tão próximos que os seus próprios campos eléctricos começam a achatar a barreira. A porta deixa de ter o controlo exclusivo e a corrente começa a escapar quando o interruptor deveria estar desligado, como uma torneira que nunca fecha completamente.

A abordagem da equipa assenta na reduzida espessura do material. Num canal com apenas uma camada de átomos, o campo eléctrico da porta actua sobre todo o canal ao mesmo tempo, sem deixar qualquer parte do material fora do seu alcance (Nature Communications).

Quão nítido é o interruptor?

Os engenheiros avaliam a nitidez de um interruptor através de uma medida chamada inclinação de sub-limiar. Esta indica quanta tensão adicional na porta é necessária para multiplicar por dez a corrente quando o dispositivo é ligado. Quanto mais baixo for o valor, mais nítida é a transição e, em princípio, menor poderá ser a tensão de funcionamento (Nature Communications). Este estudo não demonstrou um circuito de baixa tensão.

Nos dispositivos testados, os autores registam uma inclinação de 88 milivolts por década e uma corrente no estado ligado superior em mais de um milhão de vezes à corrente no estado desligado (Nature Communications). O resumo não esclarece se os 88 milivolts correspondem ao melhor resultado, ao valor típico ou à mediana. A relação entre os estados ligado e desligado é o dado mais relevante: um dispositivo desta dimensão que apenas conduz corrente seria simplesmente um fio, mas estes transístores continuam a funcionar como interruptores.

O título do artigo descreve o desempenho como estando «para lá do limite do silício». A expressão não significa que os dispositivos tenham ultrapassado o limite térmico de cerca de 60 milivolts por década, que condiciona os transístores convencionais à temperatura ambiente (review). Com 88 milivolts, permanecem acima desse valor. A comparação com o silício é um enquadramento dos próprios autores.

Dos dispositivos recordistas ao wafer

Experiências anteriores já tinham levado os transístores de MoS₂ a dimensões muito reduzidas, incluindo canais inferiores a 10 nm (Nano Letters) e um eléctrodo de porta com cerca de um nanómetro de comprimento (Science). O novo trabalho acrescenta a essa miniaturização um método próximo dos utilizados na produção industrial. A equipa recorreu à fotolitografia, que define os padrões dos circuitos ao fazer passar luz através de uma máscara semelhante a um molde, sobre um revestimento fotossensível. É a técnica de base em que assentam as fábricas de chips.

Os autores afirmam que o processo é compatível com a fabricação CMOS, o fluxo de produção utilizado em quase todos os chips digitais. Segundo a descrição apresentada, as várias etapas foram concebidas para funcionar em conjunto com o processamento convencional de silício. A equipa aplicou o método num wafer com cerca de 100 mm de diâmetro (Nature Communications), um pormenor igualmente referido pela Semiconductor Engineering no resumo do artigo (Semiconductor Engineering).

Trata-se de uma demonstração de fabricação à escala de wafer. Para avaliar a prontidão para produção seriam necessários dados sobre o rendimento e a variabilidade, que o resumo publicado não apresenta; além disso, os dados acessíveis não demonstram que os transístores tenham sido ligados em circuitos. Um estudo separado, realizado em wafers maiores, de 300 mm, e com dispositivos de MoS₂ e WS₂ mais longos, mostra o que envolve a etapa seguinte. O trabalho alcançou um rendimento de aproximadamente 95–99%, mas ainda identificou uma resistência de contacto elevada, correspondente à perda eléctrica no ponto em que a cablagem metálica toca na camada com espessura atómica, além de diferenças entre wafers (300-mm study).

Este trabalho, publicado com revisão por pares, mostra que canais de MoS₂ inferiores a 5 nanómetros e litografia à escala de wafer podem coexistir num mesmo processo (Nature Communications). O rendimento e a variabilidade entre dispositivos determinarão se esse processo pode transformar-se numa plataforma de fabricação.